高精度实时时钟SD2100系列

高精度实时时钟完全解决方案－SD2100系列

内置电池、晶振、串行NVSRAM/EEPROM、三线接口、定时中断输出、高精度、免调校

SD2100系列是一种具有内置晶振、支持三线串行接口的高精度实时时钟芯片。该系列芯片可保证时钟精度为±5ppm(在25±1℃下)，即年误差小于2.5 分钟；该芯片内置时钟精度调整功能，可以在很宽的范围内校正时钟的频率偏差，能以最小分辨力1ppm来进行校正，通过与温度传感器的结合可以设定适应温度变化的调整值，实现在宽温范围内高精度的计时功能；内置电池、串行NVSRAM，其中内置一次性电池可保证在外部掉电情况下时钟使用寿命超过五年，内置串行NVSRAM为非易失性SRAM，擦写次数可达100亿次。该系列芯片可满足对实时时钟芯片的各种需要，是您在选用高精度实时时钟时的理想选择。

SD2100全系列性能特点：包括SD2100/SD2101(A/B/C/D/E)/SD2103/SD2104/SD2110及SD2100L

l 低功耗：典型值0.25μA (VDD=3.0V,Ta=25℃， SD2100A)

l 工作电压：3.0V～5.5V（其中NVSRAM在4.5V～5.5V作） l 工作温度：民用级0℃～70℃，工业级－40℃～85℃。

l 内部时钟保持电压可低至1.1V。

l 年、月、日、星期、时、分、秒的BCD码输入/输出。

l 三线式CPU接口。

l 自动日历到2099年（包括闰年自动换算功能）。

l 可设定的一路闹钟（定时）及32768Hz～1Hz的方波信号输出。 l 内置稳压电路及电源掉电检测电路。

l 内置充电电路（SD2101系列），总电量超过1.6Ah，保证时钟使用寿命超过10年或更长时间。

l 内置电源管理电路，当VDD≥3.0V时，内部电池不耗电。

l 内置时钟精度调整功能，最小分辨率可设为3.052ppm或者 1.017ppm

l 内置的4kbit～256kbit非易失性SRAM（B/C/D/E型）,其擦写次数100亿次，且内部写延时小于300ns。

l 所有型号均内置15bit通用RAM

l 如内置2kbit~256kbit的E²PROM（SD210F/B/C/D/EL型），写入次数为一百万次，可低压至3.0V工作

l 内置晶振，出厂前已对时钟进行校准，保证精度±5ppm，即时钟年误差小于2.5分钟(在25±1℃下)。

l 可供选择:8DIP SD2103AP

16脚SOP封装: SD2103AS/SD2110AS

SD2100系列型号：

型号	功能						封装	资料下栽 (pdf格式)
型号	一次性电池	晶振	充电电池	NVSRAM	EEPROM	数字温度传感器	封装	资料下栽 (pdf格式)
SD2100A/B/C/D/EP	P	P		P			DIP24	VER1.00(710KB)
SD2100F/B/C/D/ELP	P	P			P		DIP24
SD2101A/B/C/D/EP		P	P	P				VER1.00(710KB)
SD2101F/B/C/D/ELP		P	P		P		DIP24
SD2104FLP	P	P			P	P	DIP24
SD2103AP		P					^DIP8
SD2103AS		P					^SOP16
SD2110ASI		P			P	P	^SOP16

备注：

1.后缀A/B/C/D/E/F：分别表示内置NVSRAM/E²PROM容量，分别为0/2/4/16/64/256Kbit

2.各型号均有工业级，其尾缀加“I”以示区分

3.可申请免费样片。SD2100样品申请单

4.每种型号均有工业级芯片。

管脚图:

管脚功能表:

标号	功能	特征
VBAT	外加备用电池引脚	由于在模块内部有电池，故在其电池能量未耗尽之前不接
TEST	测试	内部电池电压检测脚（通常不接）
WP	SRAM写保护脚，当WP接高电平时，SRAM禁写；当WP接低电平时，SRAM可写。	CMOS输入。
ON/OFF	打开/关闭SRAM，此管脚在接高电平为关闭SRAM，接低电平时打开SRAM。	通常接地
GND	负电源
CS	时钟片选输入脚，当为“H”时：SIO脚可输入输出数据，SCK脚允许时钟输入；当为“L”时：SIO脚为高阻态，SCK脚为不可输入状态。	CMOS输入（内置下拉电阻，在VDD端有保护二极管）。
/SCK	串行时钟输入脚，与此时钟同步，数据通过SIO脚输入输出；但是，当CS脚为“L”时，不可接受时钟。	CMOS输入（与V_DD间有保护二极管）
SIO	串行数据输入输出脚，一般CS脚为“L”时处于高阻态，CS脚从“L”变为“H”时，SIO脚为输入态，之后可通过指令来将SIO设置为输入或输出。	N沟道开路输出（与V_DD间有保护二极管）CMOS输入。
INT1	报警中断1输出脚，根据中断寄存器与状态寄存器来设置其工作的模式，当定时时间到达时输出低电平或时钟信号。它可通过重写状态寄存器来禁止	N-沟道开路输出（与V_DD端之间无保护二极管）
SDAE	SRAM串行数据输入/输出脚，此管脚通常用一电阻上拉至V_DD，通过线与方式与其它在I²C总线上的器件连接。	N沟道开路输出
SCLE	SRAM串行数据时钟脚。数据在此管脚的上升沿/下降沿按时序输入/输出。	CMOS输入
INT2	报警中断2输出脚，根据中断寄存器与状态寄存器来设置其工作的模式，当定时时间到达时输出低电平或时钟信号。它可通过重写状态寄存器来禁止	N-沟道开路输出（与V_DD端之间无保护二极管
VDD	正电源
VOUT	3.3V稳压输出脚，当VDD≥3.4V时有效	可供电流≤30mA，输出电压精度3.3±2％.

资料下载:

附文1 通用评估板资料[2004/07/18](以下程序均可在评估板上运行)

附文2 SD2100A/B/C/D/E/F 51汇编程序[2004/07/28]功能:读时钟

最后更新日期

2008-01-16